ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的
2023-12-14 07:11
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的
2018-08-22 08:18
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
等长SDRAM时，比如A0换TAB键标题显示的是总的线长，大于目标长度，不能绕等长要怎么设置按ctrl+鼠标中间显示的也是总的线长，add from-to里显示的是正确
2019-04-23 07:35
跪求Altium designer中单线等长和差分等长以及保持原间距走线和等间距走线是怎么使用的，请求高人指点，谢谢！
2019-09-25 05:35
用AD15正常走线再贴线是没有问题的，但是当绕完等长再贴线时所绕部分会重复，总长变长。目前解决办法是贴完
2018-09-03 11:13
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做
2023-12-18 06:26
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
差分线何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的长度
2019-05-20 05:35
请问一下，绕等长时，绕成这样种形式可不可以？有没有什么电磁干扰之类的问题？？？
2019-06-14 05:35
