库已编译，并且VHDL文件中存在库和使用子句。”。我怎么能传递这个问题？谢谢以上来自于谷歌翻译以下为原文HiI am working on import vhdl fi
2019-03-19 06:11
大家好，我最近自己开始进行VHDL编程。因为几个错误而陷入困境。我在VHDL的结构代码中得到3个错误。其中一个错误是“模型”和“2”在目标库
2020-03-30 10:00
小弟一直纠结在protel99se中如何把两个PCB原件库的原件合成一个原件库？请各位大侠指教！
2013-05-30 16:59
请教个问题Allego 中pcb 库中的txt 文件是怎么来的 做完封装后好像没那些文件啊
2019-08-15 05:35
在PCB封装库中还是好的，但是到了PCB界面时就不对了，求解图片已上传
2019-07-18 03:08
如图，我从库中拖出元件，但到了PCB中，元件电气层和丝印层都和库中是相反
2019-09-20 05:35
用AD创建的PCB库器件，如何修改PCB器件在库中的封装名称?AD刚用，以前都是用Protel99se ，请教一下！谢谢！！！
2019-08-14 23:05
请问是否有范例?(1) Verilog 中引用 VHDL原件?(2) VHDL 中引用 Verilog原件?
2019-01-10 09:27
别告诉我把它打开，然后把那里面的库提取出来。我以前在选PCB封装时，可以直接选集成库里的封装，最近不知怎么的集成库里的封装就不显了，我希望可以把这个功能调出来，使用时会方便很多。电脑重启了，软件重装
2012-11-09 18:40
/managed_ip_project.cache/compile_simlib'中'ies'的编译库库verilog.secureip：verilog.axi_bfm将不会被编译，因为预编译的
2020-07-27 10:36
