linux 文件结构中，有一个很神奇的目录 —— /usr。之前一直没有怎么关注过它，反正程序都是安装在里边的，也没有什么值得追根溯源的东西。直到有一天 fedora 要简化整个文件系统体系，看到
2016-07-10 10:24
大家好，我想使用USR_ACCESS_VIRTEX4原语来访问存储在配置闪存中的其他比特流。情况如下：我有一个主FPGA（Virtex-4FX）和一个从FPGA（Spartan-3A）。从属FPGA
2020-05-29 10:14
。 无论在模拟输入系统还是在模拟输出系统中，都存在着数字信号与模拟信号共存的问题。 尤其是对于一块混合信号的
2018-09-12 09:53
_ACCESS_VIRTEX5：USR_ACCESS_VIRTEX5端口映射（CFGCLK =>打开， - 配置逻辑时钟1位输出DATA =>时间戳，DATAVALID =>打开）;时间戳信号在我的设计
2020-06-19 08:40
。参考：PCB设计中要考虑电源信号的完整性电源完整性| PCB设计资源...
2021-12-27 07:17
图为出现问题的电路，PCB图是自己画的焊的板子，PCB图是相应的元器件连接图，，但运放在没有外来输入信号的情况下（DAC1/PA4
2014-12-03 22:02
高速信号PCB布线中降低寄生电感的具体措施
2021-03-08 08:49
作者：一博科技SI工程师张吉权 摘要：信号在媒质中传播时，其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号
2014-10-21 09:54
`高速PCB中的信号回流及跨分割这里简单构造了一个“场景”，结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图，把层间距放大。 IC1为信号输出端，IC2
2013-10-24 11:12
本文主要分析一下在高速 PCB 设计中，高速信号与高速 PCB 设计存在一些理解误区。误区一：GHz 速率以上的信号才算
2020-11-30 09:51
