`随着数字存储设备数据传输速率越来越快，拓扑结构对于信号质量的影响越来越大，对于DDR3数据传输速率已经达到1600Mbps以上，设计采用fly-by拓扑结构，但是在使用的过程中我们需要注意一些问题
2015-11-16 16:04
请教一下DM8148的DDR控制器支持读写平衡吗，没找到描述，用fly-by拓扑，还是T型？ 从手册上看应该是fly-by，还想确认一下
2018-05-28 04:33
的布局，如果我走fly-by，四片或者八片ddr3,我空间充足，我是所有的放同一层，还是两两对帖，比较好？ddr颗粒到控制芯片的距离怎么判断太远还是太近？
2015-01-06 15:34
还未接触过DDR4，在LAYOUT颗粒设计中，布局布线上DDR3与DDR4有没有区别？有哪些区别？
2019-03-07 10:11
两片DDR3走fly by拓扑是否一定要8层板？最近要画一个FPGA带DDR3的，800Mhz，想了解一下
2019-03-01 07:35
的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速的
2019-08-09 07:42
DDR3存储器控制器面临的挑战有哪些？如何用一个特定的FPGA系列LatticeECP3实现DDR3存储器控制器。
2021-04-30 07:26
看完保证你会做DDR3的仿真
2015-09-18 14:33
我正在开发带有 i.MX8 QXP MCU 的新板，将使用带 ECC 的 DDR3L。在文档 i.MX8 QM / i.MX8 QXP 硬件开发人员指南中，有一些针对 fly-by 拓扑中的 16
2023-03-23 09:08
您好， 通过ddr init 文档和论坛上各种帖子， ddr3 leveling时要通过phy cal v10表格计算leveling寄存器的值。但是现在我们配置ddr
2018-06-21 17:05
