`随着数字存储设备数据传输速率越来越快，拓扑结构对于信号质量的影响越来越大，对于DDR3数据传输速率已经达到1600Mbps以上，设计采用fly-by拓扑结构，但是在使用的过程中我们需要注意一些问题
2015-11-16 16:04
DDR的历史，就是一个SI技术变革的过程，说白了就是拓扑与端接之争。DDR2使用的是T拓扑，发展到DDR3，引入了全新的菊花链—fly-by结构。使用
2021-04-11 10:04
问题，DDR3引入了read and writeleveling，但是fly-by由于分支结构的存在，通道本身就存在一些缺点。例如：通道阻抗不连续；容性突变对时序的影响等等。下面就来详细的分析一下。分支处
2016-05-24 14:30
本文主要使用了Cadence公司的时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计，提升信号质量使其可靠性和安全性大大提高。##时序分析。##PCB
2014-07-24 11:11
的数据传输率，最高可达1866Mbps；DDR3还采用8位预取技术，明显提高了存储带宽；其工作电压为1.5V，保证相同频率下功耗更低。 DDR3接口设计实现比较困难，它采取了特有的Fly-by拓扑结构，用
2014-12-15 14:17
目前设计过的处理器采用fly-by拓扑当中，基本都是采用RTT通过VTT上拉的方式，但是今天却看到另外一款处理器采用的是RC下拉端接，为什么还有这种操作？原理何在？麻烦知道的大佬帮忙指点指点~~
2018-01-19 16:06
针对DDR2-800和DDR3的PCB信号完整性设计
2016-02-23 11:37
针对DDR2-800和DDR3的PCB信号完整性设计，要认证看
2016-12-16 21:23
两片DDR3走fly by拓扑是否一定要8层板？最近要画一个FPGA带DDR3的，800Mhz，想了解一下
2019-03-01 07:35
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代产品，相较于DDR2，
2025-04-10 09:42
