• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 高速时钟线处理.pdf

    高速时钟线处理.pdf

    2014-01-08 15:04

  • 高速数字PCB板的等线设计思路

    线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性

    2019-05-21 07:14

  • 高速时钟线,多少M的算高速

    各位,请教问题哈:我们通常说的高速时钟线,多少M的算高速,多少M的算低速?比如说我一个板子跑的最高速是100Mhz,我的

    2020-08-17 08:04

  • 原创|PCB设计中高速信号优化的方法

    以LVDS信号为例,说明PCB设计中高速信号的通常优化方法:LVDS(Low Voltage Differential Signaling,低电压差分信号)是一种低摆幅的差分信号技术,它使得信号能在

    2017-07-18 10:57

  • 原创|高速信号PCB设计处理的通用原则

    置不耦合长度及本对信号的长度误差,在做长度误差时须考虑是否要加PIN DELAY(7)高速信号处理时尽量收发走在不同层,如果空间有限,需收发同层时,应加大收发信号的距离(8)高速信号离12V 要有180 MIL的间距

    2017-02-07 09:40

  • 高速PCB设计系列基础知识58|高速信号关键信号的布线要求

    本期讲解PCB设计中高速信号关键信号的布线要求。一、时钟信号布线要求在数字电路设计中,时钟信号是一种在高态与低态之间振荡的信号,决定着电路的性能。

    2017-10-19 14:25

  • PCB设计中高速背板设计过程详解

      前言  在“几大高速PCB设计中的隐形杀手”中提到了“高速背板与高速背板连接器”,那么高速背板是如何设计出来的,从头

    2018-11-28 11:38

  • PCB设计中高速背板设计过程

    的选型与验证(重点关注连接器的时域、频域指标,能否满足产品系统最高速信号传输的性能要求,一般通过设计“连接器SI测试板”的方式)③PCB板材的选型(系统链路中包括两侧子卡的PCB

    2018-11-28 11:38

  • PCB EMI设计IC的电源和时钟线处理

    滤波电容,如VTT等。这不仅对稳定性有影响,对EMI也有很大的影响。  2 时钟线处理  2.1)建议先走时钟线。  

    2018-09-11 16:05

  • 硬件工程师谈高速PCB信号走线的九个规则

      规则一:高速信号走线屏蔽规则  在高速的设计中,时钟等关键的高速信号线

    2018-09-20 10:38