这里所谈论的 “未使用的运放” 不是指在芯片储藏箱或防静电袋中的运放；而是指在同一个封装里面的多个
2023-11-22 07:45
作者: TI 专家 Bruce Trump翻译: TI信号链工程师 Tom Wang (王中南) 我们在这里所谈论的 “未使用的运放” 不是指在芯片储藏箱或防静电袋中的运
2018-09-21 15:35
TI人员你好：运放避免不了加反馈，在PCB Layout的时候，这个反馈回路的走线，最好的走线是怎样的？具体一点就是： 这条走线 是直接连接在芯片的输出端管脚的焊盘上？ 还是 要与输出管脚有一定的距离，画在输出端的线
2019-05-07 13:51
看到一篇专家文章，拷贝过来分享下，平常在用ADI的运放中也会遇到这些困惑。这里所谈论的 “未使用的运放” 不是指在芯片储
2018-09-20 14:59
上图中，是358双运放的应用电路，想请教一下，1.在进行PCB绘图过程中，假如输入端IN离运
2019-03-20 06:35
1，在单极性运放PCB铺铜设计时，思路：bottom layer 铺铜（电源地），TOP layer铺铜（信号地），信号地与电源地通过0欧姆电阻或者磁珠单点连接。这种思路合理吗？ 2，电源一般需要铺铜吗？ 3，
2024-08-16 08:12
在仿真中，没有电路中的运放提供电源，但仿真依然进行，是不是软件本身就自动对运放提供电源了？怎样设置才能人为控制的对
2014-09-02 10:51
这是四层板，差分采样电路。运放采用AD8692ARZ（8引脚），差分采样信号，采样时间为10us。板子的面积有限，目前是上下两层各一个运放，不知道这样
2024-08-29 06:52
`像这样我在原理图画一个5532的双运放 然后生成PCB怎么到了PCB这就成了两个5532了呢 ？`
2017-04-23 00:57
什么叫做“未使用的运放”？是指在芯片储藏箱或防静电袋中的运放？
2021-04-06 07:08
