本次设计中CPU的封装为BGA844-SOC-Y，DDR2的封装为FBGA84，DDR2的控制总线采用星形连接，使用的PCB软件为AltiumDesigner10
2019-07-30 06:29
本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细则。与其他非
2017-10-16 15:30
PCB布线设计的好坏直接影响到硬件电路能否正常工作或运行多快的速度。而在高速数字PCB设计中，DDR2是非常常见的高速缓存器件，且其工作频率很高本文将针对
2016-12-26 16:56
要反其道而行之，讲一讲DDR布线最简规则与过程。如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3
2022-08-11 09:07
上期和大家聊的电源PCB设计的重要性，那本篇内容小编则给大家讲讲存储器的PCB设计建议，同样还是以大家最为熟悉的RK3588为例，详细介绍一下DDR模块电路的PCB设
2023-08-16 15:15
。在高速传输中确保传输线性能良好的关键是特性阻抗连续，确定高速PCB信号线的阻抗控制在一定的范围内，使印制板成为“可控阻抗板”，这是仿真分析的基础。DDR3总线单线阻抗为50Ω，差分线阻抗为100
2014-12-15 14:17
针对DDR2-800和DDR3的PCB信号完整性设计
2012-12-29 19:12
在pcb设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，，线长匹配的基本原则是：地址，控制/命令信号与时钟做
2018-09-19 16:21
完整的地和电源平面。 3、为了防止串扰，本组内信号不能和数据信号在同一个电阻排内。 DDR信号等长约束，由于DDR工作频率高，对信号等长有更严格的要求，实际的PCB设计中
2023-12-25 14:02
完整的地和电源平面。 3、为了防止串扰，本组内信号不能和数据信号在同一个电阻排内。 DDR信号等长约束，由于DDR工作频率高，对信号等长有更严格的要求，实际的PCB设计中
2023-12-25 13:58
