电路是计算出来的 在你看这边文章之前，我想作出几点说明：（1）最近在看拉扎维的书，写下来这些东西，这也只是我个人在学习过程中的一点总结，有什么观点大家可以相互交流；（2）不断的思考，不断的理解，不断
2017-04-14 17:10
”中，位DTG[7:0]控制（中文数据手册可能出现错误，应当是DTG）。 官方数据手册的说明不容易看懂，举的例子与我的应用场合也不一致，我使用的是72MHz的晶振，讲一讲我的死区时间是怎么算出来
2022-01-12 07:34
模型库。我们从网上下载的库大多数都不太准确，很影响仿真的参考性。在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系， 例如是走在表面层(m
2012-03-03 12:41
阻抗匹配阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速
2019-05-31 08:12
频率变化而变化。在电阻、电感和电容串联电路中，电路的阻抗一般来说比电阻大。当该串联电路达到谐振的时候，也就是阻抗减小到最小值。在电感和电容并联电路
2019-05-31 06:45
。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
2019-06-03 07:19
在高速数字电路设计流程中，第一步需要做的就是根据系统的复杂程度，成本因素等相关方面决定印制电路板(PCB)的叠层结构(Stack)，而在PCB stack设计的过程中，
2019-05-23 07:13
电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度和长度成反比。在嵌入式系统中，一般频率大于20M的信号PCB走线长度大于5cm时都要加串行匹配电阻，例如系统
2019-05-31 08:06
在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。
2019-05-30 07:18
关于PCB阻抗设计的建议
2017-06-06 14:33
