信号线两边的地包还是不包是个问题。在平时做设计的时候经常看到有人纠结于包地问题。可能受到板子大小的限制，又听说包地能让信号屏蔽更好，于是在重要的
2019-05-17 08:10
` 本帖最后由 cooldog123pp 于 2019-8-10 22:43 编辑 这次说说单板上时钟的注意事项，主要有以下几个方面可以考虑：一、布局时钟晶体和相关电路应布置在PCB的中央位置
2015-12-20 19:27
一、时钟线要求 （1）时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形，布线可选4~8mil，过窄会导致高频信号衰减，并降低信号之间电容性耦合。 （2）避免
2019-05-21 09:34
问：为什么要包地？答：为了控阻抗和降低串扰； 问：那包地需不需要打过孔呢？答：要啊，必须要啊，不然包地就没意义了。 问：那包地打孔设计一般需要注意什么地方呢？答：……
2019-05-30 07:22
STM32中的几个时钟SysTick、FCLK、SYSCLK、HCLK5月 21 2012在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①、H
2021-08-19 07:26
一、综述： 1、时钟源在 STM32 中，一共有 5 个时钟源，分别是 HSI 、 HSE 、 LSI 、 LSE 、 PLL 。①HSI 是高速内部时钟， RC 振荡
2021-08-18 07:56
跪求Labview中的DAQ安装包
2018-04-16 23:23
，只是初略的看了下，而在工作中就直接用cubemx配置时钟树了。从来没细细的去理解代码中的时钟是怎么样运作的。晶振是人为配置的，而mcu是怎么得到我们的频率呢？事实上，mcu不能得知我们用的是多少频率的晶振，换言之没
2022-01-20 07:19
采样时钟考量在高性能采样数据系统中，应使用低相位噪声晶体振荡器产生ADC（或DAC）采样时钟，因为采样时钟抖动会调制模拟输入/输出信号，并提高噪声和失真底。采样
2014-11-20 10:58
去藕电容在PCB板设计中的应用摘要：着重研究的是数字信号在跨越割裂大地的印制线上传输的问题计算过程中采用方法对此问题的电磁场分布进行了模拟并第一次定量地分析了数字信号在传输过程中所发生的变化
2009-05-16 21:34
