原子大哥，由此看到你画PCB时，有考虑到时序，进行了等长线的画法，请问AD中如何设置等长线画法，有没有教程或者帖子推荐下！
2019-07-26 04:36
等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟
2019-04-26 15:27
蛇行等长线布线方法
2017-10-13 09:45
PCB布等长线时，会设置等长规则，具体的长度是根据什么设置的呢？以最长的为依据还是芯片手册为依据呢？在这里抛砖引玉啦！！！
2016-01-09 20:54
protel99SE中蛇型等长线的实现有需要的可以学习一下。
2016-08-25 15:52
Altium-Designer画等长线方法，感兴趣的可以看看。
2016-07-22 16:08
AD_等长线布线方法与查看方式，详细软件操作
2015-12-11 17:00
tools/equalize net lengths这个命令就是在protel中手动布等长线的工具,这个就是让不同的网络布线等长.最后可以在REPORT中报
2010-06-21 14:50
我正在使用 altium designer 设计一块FPGA、DDR的板子。有一些疑惑，在绕等长线时，有一些线有过孔有一些线没过孔，我发现穿过孔的距离并没有被计算在线长中。那过孔岂不是会造成很大
2015-06-18 17:14
早上找画等长线方法，找到个PDF文档，分享一下等长线.pdf (238.4 KB )
2019-07-23 04:36
