一个拇指大小的运放电路，4层PCB，双运放，约放大10000倍。因为添加屏蔽罩不方便，那么怎么设计PCB可以提高这个PCB的抗辐射干扰，周围有设备时，总是有杂波。我的想
2014-12-10 12:38
运放电路PCB设计技巧
2020-12-29 07:50
在设计电子线路时，比较多考虑的是产品的实际性能，而不会太多考虑产品的电磁兼容特性和电磁骚扰的抑制及电磁抗干扰特性，为了达到其兼容目的会在实际PCB设计中可采用以下电路措施： (1)为每个集成
2017-03-16 09:46
电路设计中如何防止静电放电？ 对某些人来说 ESD 是一种挑战，因为需要在处理和组装未受保护的电子元件时不能造成任何损坏。 这是一种电路设计挑战，因为需要保证系
2023-04-07 17:07
功放电源+扬声器保护电路(PCB文件)
2008-07-21 15:47
电源线不要和信号线捆扎在一起。 小结 在运放电路设计中降低电源噪声的主要措施包括： 通过去耦、滤波等措施降低电源输出的纹波和噪声成分。 改善设计，提高电源电压调整率。 合理电路结构、考究的
2023-11-21 06:27
源 电源纹波在全波整流的线性稳压供电的电路中，100Hz纹波是主要的电源噪声，对于运放电路，100Hz噪声电平通常要求控制在10nV-100nV(RTI)内，这取决于三个
2018-12-29 10:10
中，100Hz纹波是主要的电源噪声，对于运放电路，100Hz噪声电平通常要求控制在10nV-100nV(RTI)内，这取决于三个因素：运放在100Hz时的电源抑制比(PSRR)，稳压器的纹波抑制比及
2017-10-19 23:34
大神们请教一个问题，，为什么在功放电路的最后一级要加一个电解电容来滤除直流成分？？不加行不行？
2014-08-30 20:46
PCB设计中如何防止静电放电我们的手都曾有过静电放电(ESD)的体验，即使只是从地毯上走过然后触摸某些金属部件也会在瞬间释放积累起来的静电。我们许多人都曾抱怨在实验室中
2013-01-29 10:38
