本期讲解的是高速PCB设计中DDR布线要求及绕等长要求。布线要求数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在50～60 Ω。线宽要求参考实施细则。与其他非DDR信号间距至少
2017-10-16 15:30
方式确认清楚。一般不在连接器端做等长。如下图4所示高速孔和回流孔的打法和连接器的出线方式。图44、每一对高速线都等长，等长
2016-11-07 16:22
等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长，差分信号要等长。什么时候需要做等长，
2014-12-01 11:00
PCB中不在同一层的线形成锐角有关系吗？硬件工程师 说不能这样走，但是我的想法是又不在同一层为什么不能？
2019-05-21 10:00
文档6层Rockchip_Wireless_HDMI_presentation的pcb+原理图下载6层HI3531海思最
2021-03-29 16:28
设计布线(2)6、PCB设计布线(3)7、PCB设计布线(4)8、PCB设计布线(5)9、PCB设计布线(
2016-05-23 21:24
本帖最后由 山文丰 于 2020-7-14 14:32 编辑 1、为什么要等长，等长的重要性。在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于
2020-07-14 14:30
向大神请教：在设计一个10层板PCB时，一些关键信号需要做阻抗匹配，对于如何选择参考层有一些不明白，如下：1、中间信号层5做
2022-04-24 11:23
PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
本帖最后由 eehome 于 2013-1-5 09:54 编辑 为什么有的人做PCB封装时要加一层机械层1的网状物？这样
2012-08-23 11:50
