运算放大器会拉低DAC的电压，3V大概拉到1.5v左右,2v拉到1V左右，什么原因引起的?这明显是驱动能力不够，先跟随再分压。R8和R18构成分压，此外还有运放的输入阻抗影响。R18没有必要，如果
2021-11-24 06:17
连接io口。而基极通过某种控制开关连接电源正极，当基极没有电流流过时发射极和集电极处于断开状态，此时io口为低电平。此时如果没有上拉电阻就算将基极所连开关导通，集电极与发射极导通io口仍为低
2022-01-14 07:14
和地连接在起的时候，该电阻称为下拉电阻，使该端口平时为低电平.作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平.用于检测低电 平的输入。
2017-11-16 17:14
和地连接在起的时候，该电阻称为下拉电阻，使该端口平时为低电平.作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平.用于检测低电 平的输入。
2017-08-28 09:27
uboot详解—板子上电后uboot做了什么
2021-12-10 06:06
上拉、下拉以及对应上拉电阻和下拉电阻的作用原理一、什么是上拉和下拉电路上
2021-07-26 06:46
。最后猜想可能芯片异常锁死了，最后通过如下方案解决。把BOOT0接3.3V后重新上电。用SEGGER Jlink烧录器 Jlink ARM软件包中的J-Link STM32 Unlock工具解锁。下面是详细的操作流程
2022-02-16 07:50
计数，于是注意意到复位线，先在FPGA内部断开RESET信号，用一 个延时复位计数器替代，一切0K，问题被明确下来。上拉电阻怎么选，选多少？计算不复杂，用到的是基础知识，首先明确TTL电平:VH
2017-11-16 17:16
上拉电阻的目的：1、当TTL 电路驱动COMS 电路时，如果TTL 电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V）， 这时就需要在TTL 的输出端接上拉电阻，以提高输出高电平的值
2021-07-27 06:52
按下时，由于干扰，可能高也可能是低信号输入。根据实际需要，为保证WK_UP不被按下时，STM32能够确定检测到IO口是低电平，所以设置接入下拉电阻。2、上拉电阻和下拉电阻上
2021-08-18 06:27
