之前用protel画PCB时在其TOP PASTE层中可以通过画线，即在两个元器件的连线可以趟些锡，可以走大电流，但不知在AD中怎么在TOP PASTE层中布线，能在两个元器件的连线可以趟些锡，可以走大电流？
2019-03-06 06:36
top_Paste??是改layer那邊嗎?我有試過把layer改成top layer是可以的，不過這是正確的嗎?圖一 PCB板上圖二 封装库
2021-07-10 14:38
请教个问题，AD中如何单独设置焊盘paste层大小？我不想开钢网的时候刷上锡膏
2019-09-17 02:59
如题，PADS 9.5 Layout在到坐标时出现“类Worksheet的Paste方法无效”，这是怎么回事呢？“17 - Excel Part List Report.BAS”这一个文件没问题，在
2019-03-04 17:07
我的板子已经布完线了，检查时发现将其它层关闭只显示TOPSOLDER层时，帖片封装的焊点不见了，有孔 的焊点则有，是不是帖片封装的元件要另外布TOPSOLDER层和PASTE层？我的PCB封装是从这个论坛下的
2013-12-30 20:18
请问如何在top paste层修改钢网的开口形状？本来是一个正方形，我要划成9个小正方形，可以操作吗？
2019-09-23 05:35
鄙人初学PADS，现在初步学会画PCB，但是在导出GERBER文件时遇到一个问题（也在网上搜过，答案很多，最后还是没弄清楚），所以斗胆在此论坛发帖求助，望知情人帮忙解答！谢谢Q:导每层时，需
2015-12-28 09:50
→1.我在制作奇异焊盘时，依照网上方法绘制不规则的top/top paste/top solder三层，再放置一个top layer层的焊盘,在Save. sch中增加此封装，但是在导入pcb中时候
2018-08-28 18:12
大家好 问题是这样的。 用Altium designer 设计的PCB表面有一些开窗的地方（矩形，接GND网络），怎样设置才能使制作回来的钢网上这些开窗的地方不挖空？即贴片时不上锡（这些矩形地需要
2018-02-24 11:39
我根据 芯片的 datasheet提供的封装尺寸，用 AD 13 画了芯片的封装，但是 芯片的引脚的 top-solder 层相互重叠，如果PCB打样后，该芯片的引脚会相互短路吗，该芯片的封装图如下
2015-05-20 08:35
