在DDR的设计中，需要对数据线及地址线进行分组及等长来满足时序匹配，通常DDR的数据线之间的长度误差需要保证在50mil以内，地址线的长度误差需要保证在100mil以内。
2022-11-02 09:25
本例中需要实现PCI-e金手指到EMMC芯片等长，包括D0-D7，CLK，CMD这10条网络。查看各条网络，确认是否存在串联匹配电阻。本例中，仅在时钟线上存在，如下图的高亮器件。
2019-06-22 09:44
1. 在C盘新建flexlm文件夹。如果C盘目录下不能新建flexlm文件夹，以及C盘隐藏文件夹不能显示的时候，可能调出运行命令，输入：C: flexlm。 2. 在安装包里找到MentorKG.exe文件，直接双击生成license文件。 3. 把生成的txt文件另存到C: flexlm目录下，文件名为LICENSE.DAT,若LICENSE.DAT文件已存在，则替换以前的文件。
2018-02-06 16:33
这里我们主要介绍PADS LOGIC里的Tools》options对话框中的General，在PADS2007中对原理图的操作这篇中，我们认识了原理图零件，在PCB LAYOUT画原理图之前，还有一个重要环节要了解，那就是下图
2011-11-11 17:50
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
在当前的PCB 设计当中，对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在PCB 的设计当中若能最大限度地使用Expedition PCB 的自动调线功能，将有利于提高设计效率，特别是对于具有较多走线长度要求的设计。
2018-05-15 10:49
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
在PADS logic 中原理图同步PCB
2019-09-22 10:41
PADS Layout和Router同步模式在PADS 9.1 中已经可以通过点击工具栏的按钮在PADS Layout和PADS Router之间任意切换。
2019-11-22 15:01
经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕等长还是非常任性的。看看下图
2018-11-11 10:55
