大家好，请问：在PADS 2007中，已经对DDR3的数据线，地址线，及控制线做了分组设置， 现在要走
2013-07-03 09:19
一张表总结常规DDR3的走线设计
2021-03-03 08:00
PADS如何画蛇形走线元件封装：比如用PADS画一个引脚的蓝牙天线或者2个引脚的天线，天线铜箔是蛇形走
2020-07-30 10:06
多大？6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少？地址可以跟数据走同一层吗？7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗？8：关于ddr3
2015-01-06 15:34
DDR3的数据线等长是怎么设置长度的
2019-07-17 04:47
Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：QQ521122524完整版
2015-07-30 21:34
`如附图所示的多个DDR2地址线走线等长大家是怎么做的（用pads），大家有什么好的方法吗？共享一下，谢谢！`
2013-08-05 11:09
选择。视频处理和图形生成需要存储海量数据，FPGA内部的存储资源无法满足存储需求，因此需要配置外部存储器。与DDR2 SDRAM相比，DDR3 SDRAM带宽更好高、传输速率更快且更省电，能够满足
2019-06-24 06:07
两片DDR3走fly by拓扑是否一定要8层板？最近要画一个FPGA带DDR3的，800Mhz，想了解一下
2019-03-01 07:35
HI，我的FPGA是Kintex-7的XC7K410T-2FFG900。我的DDR3是2Gb，由128Mb * 16组成。 DDR3数据速率为1600Mbps，因此我必须在HP BANK中使用VRN
2020-07-21 14:47
