本帖最后由 gk320830 于 2015-3-9 22:48 编辑 Pads2005原理图设计是怎样检查错误?[此贴子已经被电子发烧友于2009-3-31 14
2009-03-27 00:02
我用PADS9.5Logic把原理图画好,但不知道怎样检查错误(DRC),各位请帮忙!谢谢了!
2015-05-01 20:26
在设计完并绘制完成原理图之后,就相当于完成大部分的工作了,但是还差最后一步,就是对于原理图的检查,就跟考试一样,做完试题之后,有效的检查可以减少犯
2023-04-13 15:35
在设计完并绘制完成原理图之后,就相当于完成大部分的工作了,但是还差最后一步,就是对于原理图的检查,就跟考试一样,做完试题之后,有效的检查可以减少犯
2023-11-07 10:48
PADS Logic 原理图设计
2016-11-02 19:49
不同页面间的网络连接是用place off-page connector,怎么我连完检查错误了
2019-03-06 10:32
本帖最后由 eehome 于 2013-1-5 10:00 编辑 在网上看到的电路图,觉得好玩,决定挑战一下,焊了一个晚上,结果以失败告终,不会亮。求高手帮忙,用万用表怎么检查,感激不尽{:2:},我检查几遍没
2012-12-05 22:54
电路原理图中明明存在未连接的引脚,但是编译工程没有检查出错误。怎么解决。 补充内容 (2016-5-13 16:01): 没相似情况?option里用的默认设置。
2016-05-12 15:32
在项目中曾经把一个芯片的2个引脚画反了,导致最后制版出来后不得不跳线,这样就很难看了。 所以,检查与原理图前一定要从芯片的封装入手,坚决把错误的封装扼杀在摇篮中!2. 使用protel
2019-07-04 09:20
PADS 原理图PCB常见错误及DRC报告网络问题
2016-01-11 10:35