异成门逻辑符号图/同或门逻辑符号图
2019-10-23 03:49
如图所示，或门的一个引脚会有一个一次性的50ms脉宽的脉冲，另一个输入与输出相连接，并用1KΩ的下拉电阻接地。同时或门的输出通过1个100Ω的电阻和一个发光二极管连接，驱动二极管发光。请问这种设计有
2018-03-14 21:14
老大，嘿嘿，我是刚学ORcad的新手，你能不能发点相关视频或其资料我啊！谢谢了哈！
2012-11-29 14:41
FPGA中一个或门的延时有多少？求高手解答，会不会大于350ps？
2023-04-23 14:29
现在我需要一个逻辑门器件，与门和或门。要求是在输入时间为100ns的脉冲信号（可调），两个输入，一个输出。然后通过这个逻辑门器件之后可以用示波器检测到。。。新人也不懂
2018-09-17 16:01
TTL逻辑门与普通逻辑门的区别在哪里为什么引入OC门?
2021-03-29 07:23
你好。我是在FPGA上设计系统的初学者。我的fpga是XC7K325T -2 FFG900（knitex - 7系列）我想计算基本15位2输入加法器的逻辑延迟。如果我能检查AND门或OR门的延迟等
2020-05-25 07:28
安装了allegro，包括orcad吗？包括的话是否需要把以前的orcad删除？
2015-11-08 12:06
比较器/逻辑门输出地“高电平”单片机检测不出来，说短路，怎么解决？有图如图，我用两个比较器，然后接一个“或门”或门输出高
2011-05-13 09:38
我买了你的kc705并下载了你的电路板文件。我想使用Cadence的Orcad捕获来重绘原理图。我怎样才能做到这一点？你有Orcad捕获版的电路板文件吗？如果您这样做，请发送或建议我。非常感谢你。
2020-07-30 14:24
