• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 请问k7有hdl原语吗?

    嗨, 我想得到一些关于k7原语的详细信息(更具体的oserdes和iserdes)。我发现了一个关于v6 hdl原语的UG。 k7有类似的UG吗?我没找到它。谢谢。

    2020-08-24 09:48

  • 2014 OPPO N3 新品发布会

    `2014 OPPO N3新品发布会10月29日,新款旗舰OPPO N3将于北京奥雅会展中心举办发布会,我们能从网上看到不少关于N3的曝光消息,随处可见配置、外观甚至是售价的曝光。据传,

    2014-10-28 16:53

  • K7系列FPGA的具体帧地址分布表

    想要实现K7的外部刷新,所以想知道K7内部可进行重配的区域,K7系列的配置手册仅介绍了帧地址寄存器,但是并未介绍内部的帧地址具体分布,想了解一下其内部具体的帧地址分布表

    2021-05-16 11:56

  • 如何在K7上运行HDMI2.0和DP设计?

    请帮助在K7上运行HDMI2.0和DP设计。FAE表示Xilinx在K7上运行了HDMI2.0和DP设计的参考设计,但我们没有看到任何原理图。如果确实有这种参考,包括原理图和代码,请告诉我。任何帮助都很感激。

    2020-08-14 10:09

  • K7上运行HDMI2.0和DP设计怎么实现?

    请帮助在K7上运行HDMI2.0和DP设计。FAE表示Xilinx在K7上运行了HDMI2.0和DP设计的参考设计,但我们没有看到任何原理图。如果确实有这种参考,包括原理图和代码,请告诉我。任何帮助都很感激。

    2020-08-13 06:13

  • Xilinx(K7)和CycloneV之间的光纤通信设置

    今天跟大家分享基于Xilinx K7和C5之间的光纤通信,本工程是K7例化四个速率都是3.125Gbps的光纤GTX的IP核的设置,C5例化的是两个GTX的IP核的设置,然后一个K7的板卡和两个C5

    2019-12-12 15:22

  • 请问如何在K7 325T中实现BUFPLL的功能?

    大家好: 如何在K7 325T中迁移BUFPLL的功能? 有任何例外吗?

    2020-07-26 19:59

  • otg启动烧写k3与k7显示屏黑屏这是怎么回事

    启动烧写模式时,按下k3,k7显示屏黑屏,三台有显示屏的板子都有这个现象,三台电脑都是这个现象。此外,三台电脑都连接不上电脑。这是怎么回事?如何去解决呢?

    2022-01-04 06:25

  • K7 FPGA来设计电路板,连接引脚时应注意什么?

    嗨XILINX工程师我正在使用您的K7 FPGA来设计电路板。在我的项目中,我将使用DDR3来消耗内存。我将使用SO-DIMM接口,这是DDR3的204个引脚。所以问题就出现了1.

    2020-07-16 09:06

  • K7 FFG900封装内的引脚延迟是为什么?

    现在我需要估算PCB上的整个线路延迟。最好知道K7 FFG900package里面的插针延迟。但是,我找不到任何关于它的东西。任何人都可以告诉我哪种文件定义了延迟。谢谢你!

    2020-07-16 10:01