硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
没有AD9858。 问题1：请问怎么计算与AD9858片内PLL结合使用的环路滤波器参数？问题2：YTO频率锁不住，还有可能是什么问题？谢谢！
2018-09-28 15:05
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
要设计小数分频PLL，基本架构已经确定：使用基于MASH111的DSM，双模预分频器+PScounter实现。现在遇到的问题是，不知道怎么把小数分频控制字经过DSM后的输出与整数分频控制字结合起来去控制（双模分频器+PScounter）可编程分频器此前没做过小数分
2021-06-24 07:20
特权老师，您好，关于时序分析-寻找PLL相移值，有些问题想请教您：疑问一：在您的《特权和你一起学NIOS II》书中，第五章，5.4 三部曲-时序报告，5.4.1 寻找PLL相移值，第102页，书中
2013-10-22 22:26
什么是PLL? PLL有什么作用？
2021-06-18 07:03
对PLL电路学习和设计很重要的参数
2020-12-29 06:48
。本文结合FPGA技术、锁相环技术、频率合成技术，设计出了一个整数/半整数频率合成器，能够方便地应用于锁相环教学中，有一定的实用价值。那么有谁知道具体该如何利用FPGA设计PLL频率合成器吗？
2019-07-30 07:55
: WYSIWYG primitive "pll" is not compatible with the current device family”这条错误
2014-12-15 17:12
如何进行主频/PLL/PFD和总线时钟的设置?
2022-01-21 06:05
