• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • Nature之肠道内微生物合作方式的探究

    Nature:肠道内微生物合作方式的探究

    2020-05-04 08:42

  • 基本电子元件的内在之美

    的内在之美》(Open Circuits: The Inner Beauty of Electronic Components,No Starch Press出版社,2022年),下文节选自该书。正如

    2024-07-11 16:49

  • HanLP 自然语言处理 for nodejs

    ;word": "刘德华","nature": "nr","offset": 0 }, {"

    2019-04-24 10:05

  • verilog可综合与不可综合-学习一下

    本帖最后由 seduce 于 2015-2-3 15:13 编辑 1)所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0

    2015-01-05 19:42

  • 如何使用DCNXT实现物理综合

    物理综合技术是数字电路设计工程师必须要掌握的一项技能,是RTL到物理实现的起点,而物理综合是一个很复杂的过程,环境、工艺库设定、时序约束编写、综合时序问题分析等等均需要综合

    2021-06-23 06:59

  • 介绍FPGA的综合(转)

    综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候,我们更应该

    2018-08-08 10:31

  • 求一套手工逻辑综合的方法和综合步骤?

    手工综合RTL级代码的理论依据和实用方法时序逻辑综合的实现方法

    2021-04-08 06:06

  • DC逻辑综合详解

    DC逻辑综合详解DC软件简介逻辑综合DC命令DC软件简介DC( Design Compiler )为Synopsys公司逻辑合成工具。DC得到全球60多个半导体厂商、380多个工艺库的支持。据

    2021-07-29 08:07

  • 有关verilog的综合

    在循环中嵌入定时语句,比如"always @ posedge clk" 能不能被综合呢,为什么书上的说可以,但是在quatus里面却提示不能,是不是不同的综合工具对这种综合的支持还不一样

    2015-02-02 19:39

  • 什么是逻辑综合

    DC软件怎么样?什么是逻辑综合

    2021-11-02 06:41