我需要将数据发送到一些具有单端+ 3.3V LVPECL输入的100EP446 8：1串行器。但是，'446可以选择接受+ 3.3V LVTTL或LVCMOS电平。在选择LVTTL33或
2020-06-03 10:20
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
请问LVPECL终端的设计考虑因素有哪些？
2021-04-13 06:00
如何将Virtex 5 LVPECL_25连接到另一个设备的3.3v lvpecl？谢谢！
2020-06-12 09:07
LVPECL(低压正射极耦合逻辑)是一种输入输出(I/O)技术，从半导体工艺无法集成高性能P 型设备与高性能N 型设备起就已出现。因此，在随后的HCSL 和LVDS等高速接口中，需要外部无源器件来
2019-07-08 07:05
我正在哀悼7系列设备上LVPECL支持的消亡。我有一个需要360MHz LVPECL输入时钟的DAC。 Kintex LVDS（247mV，min）不具备LVPECL（500mV，min）所需的差分
2020-07-19 14:43
使用Lvpecl电平能够驱动AD9739A的时钟端么？如果可以，能否提供相关的端接电路，并且提供IBIS模型？
2019-01-09 11:22
使用Lvpecl电平能够驱动AD9739A的时钟端么？如果可以，能否提供相关的端接电路，并且提供IBIS模型？
2023-12-14 06:34
嗨，我在ISE Project Navigator 13.2中的实现中遇到以下错误：NgdBuild：488 - 属性值“LVCMOS2”不是
2020-06-10 06:01
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
