（1）ADC、DAC选型时候的有个data input format 是lvds和cmos什么意思啊？1. lvds是不是那个DCO+和DCO-？。这两个信号是不是必须要从时钟专用引脚输入
2017-01-23 15:17
亲爱的大家，我希望将高速ADC与串行LVDS输出连接到virtex 7 fpga。我使用的ADC评估板是AD9635_125EBZ。我想知道如何将串行
2020-07-26 18:27
∑一△ADC原理是什么？LVDS收发器标准及其原理是什么？如何利用LVDS接收器去实现ADC？
2021-06-03 06:23
的接口是LVDS2. FPGA驱动FSMC接口所需的最低内部时钟为40MHz3. 14位ADC（7个差分对）支持并行和LVDS接口，1个差分输入时钟，1个差分输出时钟4
2020-08-25 09:23
你好，先生，有几个LVDS输出的ADC连接到我的PCB上的Virtex-6 FPGA，ADC以10位，DDR模式运行在20~100MHz采样率，这意味着
2020-06-17 16:16
我有ML505评估板，我想尝试将LVDS IO模块中的比较器用作1位ADC。例如，我将一个0 V-1.5 V的模拟输入连接到SMA J10（SMA_DIFF_CLK_IN_P）和一个参考电压（可能是
2019-02-26 09:04
亲爱的大家，我的问题是如何通过LVDS将ADC AFE 5804 12位http://www.ti.com/product/afe5804连接到Spartan 3E入门套件。首先，我想模拟知道ADC
2019-07-10 08:19
你好，我目前正在设计一个LVDS接收器和DAC ASIC。DAC是12位。我需要使用来自FPGA / Eval板的LVDS信号进行测试。任何人都可以推荐我可以用来测试我的ASIC的评估板或
2019-09-19 12:27
AD9653和FPGA硬件接法，ADC数字供电1.8，输出LVDS信号，与FPGA连接的这个BANK多少电压供电
2021-08-05 18:25
嗨，我正在使用Spartan 6“xc6slx9-2tqg144”并使用VHDL中的ISE Project Navigator 14.3进行编程。我正在研究的项目涉及一个ADC，用于从带有FPGA
2019-07-25 11:50
