我用FPGA跟一个ADC通过LVDS进行通信，FPGA规定用LVDS时，相应BANK的电压为2.5V，这样出来的
2019-03-01 15:43
亲爱的大家，我希望将高速ADC与串行LVDS输出连接到virtex 7 fpga。我使用的ADC评估板是AD9635_125EBZ。我想知道如何将串行
2020-07-26 18:27
（1）ADC、DAC选型时候的有个data input format 是lvds和cmos什么意思啊？1. lvds是不是那个DCO+和DCO-？。这两个信号是不是必须要从时钟专用引脚输入
2017-01-23 15:17
这是ADC的lvds时序图,目前遇到的问题时,我用一片Artix-7系列fpga同时采集4篇上述的ADC值,单片adc数
2023-04-17 15:28
你好，先生，有几个LVDS输出的ADC连接到我的PCB上的Virtex-6 FPGA，ADC以10位，DDR模式运行在20~100MHz采样率，这意味着
2020-06-17 16:16
我有ML505评估板，我想尝试将LVDS IO模块中的比较器用作1位ADC。例如，我将一个0 V-1.5 V的模拟输入连接到SMA J10（SMA_DIFF_CLK_IN_P）和一个参考电压（可能是
2019-02-26 09:04
的接口是LVDS2. FPGA驱动FSMC接口所需的最低内部时钟为40MHz3. 14位ADC（7个差分对）支持并行和LVDS接口，1个差分输入时钟，1个差分输出时钟4
2020-08-25 09:23
根据ADC3663手册，输出格式为SLVDS，VCM=1.0V, VOD=500mV（min）,700mV(typ), 850mV(max). 而FPGA通常LVDS接口（输入）VIDIFF最大
2024-11-27 06:23
亲爱的大家，我的问题是如何通过LVDS将ADC AFE 5804 12位http://www.ti.com/product/afe5804连接到Spartan 3E入门套件。首先，我想模拟知道ADC
2019-07-10 08:19
ADC为LTC2175_14，FPGA为ALTERA Cyclone4 FPGA
2021-10-28 11:17
