。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。
2018-06-30 10:23
具有LVDS输出的LTM9011 ADC的AN147-Altera Stratix IV FPGA接口
2021-05-09 21:19
电子发烧友网站提供《高速ADC与FPGA的LVDS数据接口中避免时序误差的设计考虑.pdf》资料免费下载
2024-10-15 09:50
我用FPGA跟一个ADC通过LVDS进行通信，FPGA规定用LVDS时，相应BANK的电压为2.5V，这样出来的
2019-03-01 15:43
亲爱的大家，我希望将高速ADC与串行LVDS输出连接到virtex 7 fpga。我使用的ADC评估板是AD9635_125EBZ。我想知道如何将串行
2020-07-26 18:27
（1）ADC、DAC选型时候的有个data input format 是lvds和cmos什么意思啊？1. lvds是不是那个DCO+和DCO-？。这两个信号是不是必须要从时钟专用引脚输入
2017-01-23 15:17
wp02-将凌力尔特公司的DDR LVDS ADC与Altera Stratix IV FPGA接口
2021-05-23 11:13
ADC为LTC2175_14，FPGA为ALTERA Cyclone4 FPGA
2021-10-28 11:17
介绍了LVDS技术的原理,对LVDS接口在高速数据传输系统中的应用做了简要的分析,着重介绍了基于FPGA的LVDS_TX模块的应用,并通过其在DAC系统中的应用实验进一
2012-01-11 10:46
这是ADC的lvds时序图,目前遇到的问题时,我用一片Artix-7系列fpga同时采集4篇上述的ADC值,单片adc数
2023-04-17 15:28
