我们可以将LvCmos 2.5 i / o转换为Fpga内的差分信令（Lvds）吗？因为我想使用GTx收发器，收发器只接受差分信号..我可以这样做吗？你可以帮忙吗？/
2020-06-16 14:27
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
和data_p行直接从输入板，通过IBUF到ISERDESE2的D输入。 i / o std是LVCMOS25。我无法在I / O端口的片外终结列中启用任何终止。我的应用程序中是否需要外部LVDS终端才能
2020-07-31 11:02
单个和差分信号有不同的IO标准，如LVCMOS，LVTTL，LVDS，BLVDS。当我决定IO标准时，我应该遵循什么原则？或者我怎么知道我应该为我的设计使用哪个标准？非常感谢。以上来自于谷歌翻译以下
2019-02-18 10:58
大家好，我正在尝试使用kcu105评估板来驱动我设计的IC。我在看UG575和KCU105用户指南。它将几乎所有用户定义的IO显示为LVDS（特别是查看HPC连接器GPIO）。是否可以将这些引脚用作LVCMOS（或其他单端）？对不起，我对现有的电路板有点过时了。我
2019-10-08 10:48
：START_PULSE_I（LVCMOS33，要求VCCO = 3.300）和StopSignal_P [0]（LVDS_25，要求VCCO = 2.500）我看了下面这个链接https
2020-05-12 08:15
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
大家好。我坐在这里阅读UG381。我们的应用程序将Spartan 6 LX45连接到模拟器件ADC。因此，我们有1.8V LVDS输入，但对于ADC SPI也需要1.8V LVCMOS。如果我将
2019-07-19 13:42
我们正在使用Virtex-4 ML423平台。是否有可能驾驶LVDS接头接口（文档UG087.pdf中没有12），电压不同于2.5伏？在ISE中，我在所需的端口上设置LVCMOS12，但我在LVDS
2019-08-14 08:45
