大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
我们在学习和生活中经常会遇见能量的相互传送问题，其实在电路中，能量也是需要被相互传送的，这里要提到“耦合”的概念。 耦合是指把能量从一个电路传送另外一个
2021-08-21 10:23
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
耦合电路功能和电路种类多级放大器中，每一级放大器之间是相对独立的，要将一级级放大器之间连接起来，级间耦合电路不可缺少。1
2022-04-06 16:29
耦合电路功能和电路种类多级放大器中，每一级放大器之间是相对独立的，要将一级级放大器之间连接起来，级间耦合电路不可缺少。1
2021-10-11 09:34
手册上说CDCLVD2102前端输入可以为2.5V LVCMOS电平，可我前端时钟输入为3.3V LVCMOS电平，手册上要求进行输入摆幅控制，并且要求3.3 V LVCMOS clock
2025-01-22 07:39
嗨，在ug810_KC705_Eval_Bd.pdf（v1.6.1）中，在第53页 - 表1-27：与FPGA U1的GPIO连接，GPIO_SW_C的IOSTANDARD是LVCMOS15。但是在
2019-09-25 07:43
我对电路中有关耦合的问题不理解，请问有没有关于这方面详细的资料？哪位能提供有关耦合电路分析的教程？谢谢
2015-10-14 06:46
