你好，现在我正在使用spartan6-lx9.Vcco_2是3.3v，我想用lvcmos18驱动程序驱动program_b。我能这样做吗？怎么办？谢谢！Michael
2019-07-19 10:49
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
嗨，我在ISE Project Navigator 13.2中的实现中遇到以下错误：NgdBuild：488 - 属性值“LVCMOS2”不是
2020-06-10 06:01
Hi, 请问为什么把一个5ppm 50MHz TCXO产生的clipped-sine wave 时钟源信号送入一个输出信号模式为LVCMOS的时钟buffer 后再把buffer输出的信号送入VCO
2018-08-22 09:35
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
大家好。我有一个问题：如果银行vcc电压与引脚约束不同，会发生什么？当我的borad bank vcc电压为3.3V时，我设置的引脚约束是lvcmos25。然后我测量引脚，电压为3.3V。那么将引脚
2019-07-05 08:07
嗨，在ug810_KC705_Eval_Bd.pdf（v1.6.1）中，在第53页 - 表1-27：与FPGA U1的GPIO连接，GPIO_SW_C的IOSTANDARD是LVCMOS15。但是在
2019-09-25 07:43
使用250MHz的LVCMOS18，并且我只获得大约600mV的输出（在时钟引脚上实际上切换为250MHz，数据引脚看起来更好）。这是预期的行为，还是我在这里遇到了电路板设计等问题？任何提示都非常感谢！斯特凡
2020-06-15 09:10
