手册上说CDCLVD2102前端输入可以为2.5V LVCMOS电平，可我前端时钟输入为3.3V LVCMOS电平，手册上要求进行输入摆幅控制，并且要求3.3 V LVCMO
2025-01-22 07:39
NB3N3020DTGEVB，用于SONET的NB3N3020 PLL时钟发生器评估板。 NB3N3020DTG是一款高精度，低相位噪声可选时钟倍频器。器件采用2 -210 MHz LVCMOS单端
2019-09-02 08:40
你好，现在我正在使用spartan6-lx9.Vcco_2是3.3v，我想用lvcmos18驱动程序驱动program_b。我能这样做吗？怎么办？谢谢！Michael
2019-07-19 10:49
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
Hi, 请问为什么把一个5ppm 50MHz TCXO产生的clipped-sine wave 时钟源信号送入一个输出信号模式为LVCMOS的时钟buffer 后再把buffer输出的信号送入VCO
2018-08-22 09:35
看spec，REFP管脚是可以使用LVCMOS的单端输入，输入时钟具体要求是什么,REFP单端输入的时候，REFN管脚需要处理吗？是否悬空即可
2024-11-12 06:38
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
新年好！由于本人学识有限 求解答！我想用下面这个晶振和LMK00105时钟缓冲器，给pcm4220提供时钟源，可是器件之间的时钟信号输入输出阻抗不知道怎么设计？HCMOS与L
2024-10-22 07:15
