我需要将数据发送到一些具有单端+ 3.3V LVPECL输入的100EP446 8：1串行器。但是，'446可以选择接受+ 3.3V LVTTL或LVCMOS电平。在选择LVTTL33或
2020-06-03 10:20
吗？我明白LVTTL或LVCMOS输入缓冲器不支持输入DCI终止，但可能存在执行此类技巧的任何方式？先谢谢你，
2020-05-28 06:16
input swing needs to be limited to VIH≤VCC。请问我可以通过分压的方式实现吗，输入时钟信号为60MHz。这样分压处理会不会引起时钟波形失真或者抖动？如果不可以，怎么将3.3V LVCMOS转换成2.5V
2025-01-22 07:39
1 概述GM8283C型28位可编程数据选通发送器主要用于视频/图像传输中的发送部分，它可将并行输入的28 bits LVTTL/LVCMOS数据转换为4路串行LVDS数据流。输入时钟经内部锁相后
2013-12-11 15:49
我们可以将LvCmos 2.5 i / o转换为Fpga内的差分信令（Lvds）吗？因为我想使用GTx收发器，收发器只接受差分信号..我可以这样做吗？你可以帮忙吗？/
2020-06-16 14:27
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
I/O接口标准1．单端信号接口标准LVTTL和LVCMOS（JESD8-5，JESD8-B）SSTL（JESD8-8，JESD8-9B，JESD8-15）HSTL（JESD8-6）LVTTL
2021-11-17 06:38
单个和差分信号有不同的IO标准，如LVCMOS，LVTTL，LVDS，BLVDS。当我决定IO标准时，我应该遵循什么原则？或者我怎么知道我应该为我的设计使用哪个标准？非常感谢。以上来自于谷歌翻译以下
2019-02-18 10:58
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
大家好，我需要连接DA转换器（AD9744）和Virtex 6 FPGA。我正在考虑直接使用LVCMOS25接口而不是使用电平转换器来处理来自FPGA的信息位到DAC（更少的空间）。 DA的特点是
2020-06-03 14:16
