我需要将数据发送到一些具有单端+ 3.3V LVPECL输入的100EP446 8：1串行器。但是，'446可以选择接受+ 3.3V LVTTL或LVCMOS电平。在选择LVTTL33或
2020-06-03 10:20
你好，请您建议我评估最佳连接方式美国国家半导体的DS90CR288 Camera Link接收器采用V5。问题是DS90CR288具有3.3 V LVTTL输出，我显然需要连接它们的终端 - 线路
2020-05-28 06:16
= LVTTL |拉下;＃＃PS2 PINSNET“ps2c”LOC“G14”| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8;NET“ps2d”LOC
2018-10-08 17:41
单个和差分信号有不同的IO标准，如LVCMOS，LVTTL，LVDS，BLVDS。当我决定IO标准时，我应该遵循什么原则？或者我怎么知道我应该为我的设计使用哪个标准？非常感谢。以上来自于谷歌翻译以下
2019-02-18 10:58
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
嗨，在ug810_KC705_Eval_Bd.pdf（v1.6.1）中，在第53页 - 表1-27：与FPGA U1的GPIO连接，GPIO_SW_C的IOSTANDARD是LVCMOS15。但是在
2019-09-25 07:43
XC7Z020与PS接口的MIO连接以太网PHY，通过RGMII接口，级别必须使用HSTL_I_18？HSTL_I_18电平只能连接到88E1116R等，以支持SSTL芯片。如果LVCMOS
2020-08-04 10:33
嗨，我在ISE Project Navigator 13.2中的实现中遇到以下错误：NgdBuild：488 - 属性值“LVCMOS2”不是
2020-06-10 06:01
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
