我需要将数据发送到一些具有单端+ 3.3V LVPECL输入的100EP446 8：1串行器。但是，'446可以选择接受+ 3.3V LVTTL或LVCMOS电平。在选择LVTTL33或
2020-06-03 10:20
吗？我明白LVTTL或LVCMOS输入缓冲器不支持输入DCI终止，但可能存在执行此类技巧的任何方式？先谢谢你，
2020-05-28 06:16
大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
I/O接口标准1．单端信号接口标准LVTTL和LVCMOS（JESD8-5，JESD8-B）SSTL（JESD8-8，JESD8-9B，JESD8-15）HSTL（JESD8-6）LVTTL
2021-11-17 06:38
单个和差分信号有不同的IO标准，如LVCMOS，LVTTL，LVDS，BLVDS。当我决定IO标准时，我应该遵循什么原则？或者我怎么知道我应该为我的设计使用哪个标准？非常感谢。以上来自于谷歌翻译以下
2019-02-18 10:58
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
= LVTTL |拉下;＃＃PS2 PINSNET“ps2c”LOC“G14”| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8;NET“ps2d”LOC
2018-10-08 17:41
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
是否可以将Spartan3 FPGA的3.3V LVCMOS o / ps连接到Virtex 5的2.5V LVCMOS输入，反之亦然。
2020-06-16 14:42
手册上说CDCLVD2102前端输入可以为2.5V LVCMOS电平，可我前端时钟输入为3.3V LVCMOS电平，手册上要求进行输入摆幅控制，并且要求3.3 V LVCMOS clock
2025-01-22 07:39
