在本篇博文中，我们来聊聊“RQS_CLOCK-12”时钟设置建议以及它如何帮助达成时序收敛。
2023-07-26 09:53
FPGA中的Bank和Clock Region有什么关系？
2023-05-15 09:32
Collapse可以将Sink，ICG，Buffer等cell不展开显示，只以一个简单数字和虚线表示连接关系，下图蓝圈表示该buffer驱动了100个clock sink
2020-05-19 16:20
Discrete Jitter是由MMCM/PLL引入的，其具体数值可通过点击图2中Clock Uncertainty的数值查看，如图5所示。通常，VCO的频率越高，引入
2018-11-12 14:40
labview怎么调试是我们在使用NI LabVIEW软件时候经常会碰到的问题，当软件不能按照预期的情况运行时，我们可能会需要有一个自己的调试技巧和技术工具箱。这里给大家分享一个为了查看收发数据而编写的基于labview
2018-01-16 09:40
SYSREF和Device Clock需要同源。而且标准中推荐，SYSREF和Device clock都采用同样的电平类型，以防止在芯片内部产生额外的偏差。
2022-12-30 11:03
SOC（System on Chip，片上系统）设计中，时钟信号的控制对于整个系统的性能和功耗至关重要。本文将带您了解SOC设计中的一种时钟控制技术——Clock Gating，通过Verilog代码实例的讲解，让您对其有更深入的认识。
2024-04-28 09:12
对于Labview初学者来讲，数据采集比较简单，Labview自带很多例子，而且有比较详细的教程教大家怎么去使用。
2020-11-13 17:04
本文在对LabVIEW的VISA与单片机之间信息传送的理论研究基础上，针对串口发送的数据信息，设计了基于labview读取串口数据、接收、保存并显示等的处理。信息的读取主要对当前的从串口中返回计算机
2018-01-15 14:58
之前的博文分享过LabVIEW虚拟数字示波器，虚拟示波器的数据来自于软件模拟，本篇博文将分享一款串口示波器，LabVIEW设计上位机，数据来自于节点上传（STM32）。
2023-04-11 14:09
