JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成
2019-11-08 14:48
JK 触发器的 Verilog 代码实现和 RTL 电路实现
2023-10-09 17:29
本文开始介绍了JK触发器工作特性与边沿JK触发器的特点，其次介绍了边沿JK触发器
2018-01-30 17:17
K触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，
2018-02-08 14:36
JK触发器和触发器中最基本的RS触发器结构相似，其区别在于，RS触发器不允许R与S同时为1，而
2018-02-08 15:06
JK触发器，英文名称为JK flip-flop，是数字电路触发器中的一种基本电路单元，具有置0、置1、翻转和保持的功能，是各集成
2018-02-08 14:51
边沿触发器，指的是接收时钟脉冲CP 的某一约定跳变（正跳变或负跳变）来到时的输入数据。在CP=l 及CP=0 期间以及CP非约定跳变到来时，触发器不接收数据的触发器。具有下列特点的
2018-01-31 09:02
上图是用与非门实现的D触发器的逻辑结构图，CP是时钟信号输入端，S和R分别是置位和清零信号，低有效; D是信号输入端，Q信号输出端;
2022-09-19 15:22
本文开始介绍了触发器的定义和触发器的特点，其次阐述了触发器的分类和触发器的作用，最后介绍了触发器的工作原理。
2018-03-27 17:35
在分析维持-阻塞边沿D触发器的工作原理之前，让我们先来看看 R0的复位功能 、S0的置位功能是如何实现的吧。
2020-10-18 11:26
