我使用的是J38上面的GPIOC6引脚，具体操作如下，请大佬们帮忙分析一下为啥没有实现高低电平的设置：1.echo 70 > /sys/class/gpio/export2.echo out
2019-06-19 09:31
Explorer 16/32上的PIN 50的信号时，我什么也看不见。PIM顶部的跳线位于UART位置。我还尝试删除跳线J37、J38、J42和J42，以确保没有设置错
2019-05-06 13:36
S08PA4勘误表（0N38J）
2022-12-14 06:58
最近我们评估一个项目，要使用多块DAC38J84，采样速率1Gsps，但要保证所有DAC38J84芯片之间，最后的数据输出之间的延时差在100ps左右。这个指标要求很严，不知道大家有没有这样的解决方案？谢谢！
2019-03-05 13:48
最近我们评估一个项目，要使用多块DAC38J84，采样速率1Gsps，但要保证所有DAC38J84芯片之间，最后的数据输出之间的延时差在100ps左右。这个指标要求很严，不知道大家有没有这样的解决方案？谢谢！
2025-01-03 07:19
最近在使用JESD204B协议，遇到一下问题。我使用的是FPGA与DAC38J84。 1：有关SYSREF时钟问题，DAC的时钟为1.2GHz, FPGA中JESD204B IP核配置为发射
2025-01-06 08:08
, kXBARA1_OutputDec1Index);据我了解，这些线路配置板和编码器之间的引脚连接，J9.4 -> kXBARA1_InputIomuxXbarIn38 ->
2023-03-21 07:20
在DAC38J84中，bid_link0,cf_link0,cs_link0,did_link0 都是不能用的，FPGA对应的这些位该如何配置？全部写0？
2019-05-13 06:02
我在使用DAC38J82EVM时在FPGA上使用dds产生了一个正弦波并输出，示波器测量波形如下： 理论上应该是平滑波形，但实际上输出一个点后就会回落，这似乎是处于RZ输出模式下，请问如何开启NRZ模式平滑输出？ 谢谢
2024-11-25 08:09
DAC使用DAC38J82，FPGA使用Xilinx XC7VX690T。 DAC设置为dual dac，LMFS配置的是8212，DAC与FPGA有8条LANE连接在一起 dacclk为
2024-12-06 07:19
