• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 硅材料

    硅材料进口半导体单晶硅、硅片,有n型、p型、本征硅片,晶向〈111〉、〈100〉、〈110〉,直径1~8寸的单抛硅片、双抛硅片、氧化硅片,超平硅片、超薄硅片、超

    2018-01-22 11:49

  • 态是什么?GPIO管脚在态输入模式下的等效结构模式

    态是电路的一种输出状态,既不是高电平也不是低电平,如果态再

    2022-01-25 07:03

  • 态的相关资料下载

    悬空,顾名思义,就是不接任何器件啦态:无上拉和无下拉,对外表现出电平不确定性不是所有的单片机都支持三态输出。三态输出一般由寄存器控制,需进行配置。态既然无确定电

    2021-11-24 08:19

  • 如何优化ISE生成的bit文件

    ISE生成的bit文件过大,如何优化?

    2019-07-26 14:54

  • 态的表示方法和典型应用

    电路分析时态可做开路理解。你可以把它看作输出(输入)电阻非常大。它的极限状态可以认为悬空(开路)。也就是说理论上高态不是悬空,它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。

    2019-05-23 06:58

  • PIC怎么实现态输出

    用PIC16F877A实现态输出,就像89C51的P0端口一样,输出"1"时候,电压较低???

    2012-11-06 14:29

  • 简析单片机中的

    在我们刚一开始接触到51单片机的时候对P0口必须加上上拉电阻,否则P0就是态。对这个问题可能感到疑惑,为什么是态?加上拉电阻?今天针对这一概念进行简单讲解。

    2020-07-24 07:32

  • 4339B仪表固件的修订历史

    4339B仪表固件修订历史

    2019-11-05 11:40

  • Verilog HDL测试激励之时钟激励

    (59)Verilog HDL测试激励:时钟激励11.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)Verilog HDL测试激励:时钟激励15)结

    2022-02-23 06:57

  • ise烧录文件到板子中的步骤

    ; 图标 如果从头至尾运行选择“ run all ” 如果只烧录已有文件选择“ run with current data" 2. 弹出如下对话框,选择OK进入烧录工程: ISE iMPACT

    2015-01-24 14:04