modelsim仿真verilog代码 发现结果不符合逻辑代码里面两个信号相与结果出来的信号竟然是不定态这是什么原因？试了好几次都没找到原因代码和仿真结果如下：
2014-05-01 15:19
modelsim仿真verilog代码 发现结果不符合逻辑代码里面两个信号相与结果出来的信号竟然是不定态这是什么原因？试了好几次都没找到原因代码和仿真结果如下：
2014-05-01 15:07
1.当我使用该电路进行放大电路仿真，其放大倍数与公式不符合，为什么？2.我调整R1阻值之后，在洞洞板上进行焊接之后，发现输出只有直流偏置，交流消失，与仿真结果不符合，为什么？希望大哥们指导
2024-08-14 07:46
用tina进行ths4271的单电源仿真，结果与datesheet不符合，求指教！！
2024-09-05 06:41
在使用ADS8699芯片的时候，按照芯片手册配置相关寄存器后。实际输出与数据手册不符合D[9:6]是ADC input rangeD[5:4] AVDD alarm flagsD[3:2] Input alam flags
2019-06-21 07:56
加工特点，建立相应的质量保证能力。下面安磁小编为大家介绍一下CCC认证检测时工厂检查过程中，常见的不符合项，以及对应的整改方案。希望厂家们可以避开这些地方的雷区，顺利通过CCC认证厂检并取得证书。1
2019-05-07 09:11
这是一个功放的题目，然后我用这个电路图做，结果失真有点严重，还有就是有些基本参数不符合要求，请问要怎么修改这个电路图，或者有哪些其他的方案？
2016-06-05 18:48
MULTISIM测量的电流怎么不符合KCL定律呀？？小弟刚学电子，拜托指点迷津。见图。根据KCL电流定律，从NPN三极管流出来的电流应该是基极加集电极等于发射极，可是用MULTISIM测量出来的基极
2011-01-14 14:05
本帖最后由 一只耳朵怪 于 2018-6-19 09:04 编辑 想实现每次点击按钮，就采集一个数据到电子表格，但是这里滤波器报错不符合采样定理，不知道怎么解决这个问题，发上来请教各位前辈
2018-06-16 20:29
在生成IP内核时，设定的pll输入时钟是20MHz,但是生成的例化模块的.v文件里，注明的输入时钟频率是50MHz，这个为什么会出现不符合的情况呢？应该以哪个为标准？跪求大神指点（见下图）我用的是Altera Cyclone 4的EP4CE115F29C7开发板
2019-04-22 13:14
