• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 基于MicroBlaze的AXI总线实时时钟IP设计

    作者:萨其日娜 内蒙古鲁电电力工程有限公司 摘要: 应用MicroBlaze软作为CPU的硬件平台,在此平台上设计了基于AXI总线的通用实时时钟IP。给出了创建IP

    2017-11-17 16:34

  • 如何申请xilinx IP的license

    在使用FPGA的时候,有些IP是需要申请后才能使用的,本文介绍如何申请xilinx IP的license。

    2024-10-25 16:48

  • Vivado中FFT IP的使用教程

    本文介绍了Vidado中FFT IP的使用,具体内容为:调用IP>>配置界面介绍>>IP

    2024-11-06 09:51

  • Linux驱动开发笔记:对zynq PL部分IP的驱动开发过程

    在对zynq进行Linux驱动开发时,除了需要针对zynq内ARM自带的控制器适配驱动外,还需要对zynq PL部分的IP进行驱动开发。对于ARM来说,zynq PL部分的IP

    2018-06-30 15:10

  • 千兆以太网的IP接口和万兆以太网IP接口

    对于IP输出数据的解析最好的工具就是其自带的仿真文件,里面既将接收的数据进行了解析,又将发送给IP的数据进行了封装,这对于了解数据结构和协议是十分有帮助的,以太网如

    2018-07-09 14:07

  • I2C器件接口IP的CPLD设计

    摘 要: 根据单片机I2C串行扩展的特点,在EDA软件MaxplusII的环境下,利用AHDL语言,建立IP。此设计利用状态机实现,在给出设计的同时详细说明IP的建

    2009-06-20 13:36

  • 编辑与改写IP源文件的方法

    有些时候,根据设计需求可能会想要修改IP生成的源文件(只能修改未加密文件),包括HDL文件和XDC约束文件。这种修改不能直接修改源文件,因为在后续设计流程中,IP可能会复位或重新生成,导致修改操作被复原。本文将介绍

    2022-08-25 14:38

  • DDR3 SDRAM的IP调取流程

    学完SDRAM控制器后,可以感受到SDRAM的控制器的书写是十分麻烦的,因此在xilinx一些FPGA芯片内已经集成了相应的IP来控制这些SDRAM,所以熟悉此类IP

    2019-11-10 10:28

  • 多核异构中A与M通信过程

    目前域控项目有的采用S32G这类多核异构的芯片,转载一篇分析下多核异构中A与M通信过程的文章。

    2023-10-31 11:09

  • Vivado中的IP封装

    第二项是器件添加,只有选择了相应的器件,你的IP才能在那个器件里被使用。单击器件,右键——Add——Add Family Explicitiy,于是便可以选择要适用的器件系列了。

    2018-11-12 14:31