DDR对于做项目来说，是必不可少的。一般用于数据缓存和平滑带宽。今天介绍下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC7
2020-11-26 15:02
本文接续上一篇《FPGA杂记基础篇》，继续为大家分享IP例化和几个基于FPGA芯片实现的Demo工程。IP例
2020-12-24 12:58
之前的文章对dds ip 的结构、精度、参数、接口进行了详细的说明，本文通过例化仿真对该IP的实际使用进行演示。本文例
2023-09-07 18:31
在给Vivado中的一些IP核进行配置的时候，发现有Shared Logic这一项，这里以Tri Mode Ethernet MAC IP核为
2023-09-06 17:05
本文介绍的基于Wishbone总线的UART IP核的设计方法，通过验证表明了各项功能达到预期要求，为IP核接口的标准化
2011-06-10 11:47
Vivado IP核提供了强大的FIFO生成器，可以通过图形化配置快速生成FIFO IP核。
2023-08-07 15:36
IP核目前的IP设计已成为目前FPGA设计的主流方法之一，应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。IP
2021-10-01 09:08
AD的IP核哪里有？
2018-10-06 15:37
在使用FPGA的时候，有些IP核是需要申请后才能使用的，本文介绍如何申请xilinx IP核的license。
2024-10-25 16:48
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。
2017-11-15 11:19
