嗨，我正在尝试使用Hyperlynx来模拟K7上的DDR3L设计。我使用Vivado write_ibis根据我的FPGA设计生成ibis文件。对于SSTL135_DCI_HP_IN50_I信号，我
2020-07-14 09:10
了所有这些组的DCI电阻，我们不能使用DCICASCADE，因为其他银行使用了不同的VCCIO。但DQ和DQS信号使用DCI IO标准SSTL15_T_DCI和DIFF
2020-06-15 16:36
SSTL15_T_DCI吗？谢谢！以上来自于谷歌翻译以下为原文Hello, I use HP banks of Virtex7 to implement DDR3 controller.My controller
2019-03-25 11:04
在ml_605的示意图中，我发现在一个银行（例如银行16）中混合了LVDS信号和信号端信号，所以银行应该收起2.5v，并且银行有DCI匹配。但是在银行24（银行混合了LVDS信号和信号端信号），所以
2019-10-25 08:47
= DIFF_SSTL18_II_T_DCI; NET“ddr2_dqs_n ”IOSTANDARD = DIFF_SSTL18_II_T_DCI;我的问题是ddr2_dgs_p / n IO被定义为DIFF_SS
2020-06-11 11:52
各位大神，请问Xilinx FPGA中的DCI是如何使用的？我知道是把每个Bank的VRP、VRN管脚分别下拉、上拉，除此之外，在HDL代码和约束中应该如何写呢？查了半天资料没有查到，所以来论坛问问。@LQVSHQ
2017-08-20 20:51
issue.what's the default drive strength if I don't specified any drive in ucf? note there is no DCI used
2019-07-15 09:52
GT20N135SRA是什么？GT20N135SRA的特性是什么？GT20N135SRA有哪些应用？
2021-07-09 07:30
嗨，我正在使用Artix-7 XC7A200T-1FBG 484C。我已经阅读了UG471和UG483以及Artix-7的DC特性数据表。这些数据表中没有一个提到Artix-7 IO端口的精确阻抗
2020-08-05 12:34
该软件的版本是MIG2.1，ISE10.1.01。 FPGA是XC5VLX110T-1136，速度-1。我使用MIG2.1生成了DDR2内存控制器内核。首先，根据ML523用户指南中的DDR2引脚
2019-08-21 10:04
