嗨，我正在尝试使用Hyperlynx来模拟K7上的DDR3L设计。我使用Vivado write_ibis根据我的FPGA设计生成ibis文件。对于SSTL135_DCI_HP_IN50_I信号，我
2020-07-14 09:10
SSTL15_T_DCI吗？谢谢！以上来自于谷歌翻译以下为原文Hello, I use HP banks of Virtex7 to implement DDR3 controller.My controller
2019-03-25 11:04
到120美元左右。但是对于100G PSM4和CWDM4，做到预言的1G 带宽1美元，还需要更长的周期、血拼成本与技术方案。DCI造成了无数困惑。从我接触DCI的那天起，一种不解就一直弥漫于心。关于
2017-02-08 15:53
了所有这些组的DCI电阻，我们不能使用DCICASCADE，因为其他银行使用了不同的VCCIO。但DQ和DQS信号使用DCI IO标准SSTL15_T_DCI和DIFF
2020-06-15 16:36
在ml_605的示意图中，我发现在一个银行（例如银行16）中混合了LVDS信号和信号端信号，所以银行应该收起2.5v，并且银行有DCI匹配。但是在银行24（银行混合了LVDS信号和信号端信号），所以
2019-10-25 08:47
各位大神，请问Xilinx FPGA中的DCI是如何使用的？我知道是把每个Bank的VRP、VRN管脚分别下拉、上拉，除此之外，在HDL代码和约束中应该如何写呢？查了半天资料没有查到，所以来论坛问问。@LQVSHQ
2017-08-20 20:51
Overview of AVS Video Standard 2004 IEEE International Conference on Multimedia and Expo (ICME
2008-06-04 13:55
很长。当然，我可以使用带外部电阻的串联端接，但数量线是28 X 12 = 336（四个完整的相机链接） - 即使有电阻网络，有点困难......问题是 - 我可以使用具有3.3V LVTTL输入的DCI
2020-05-28 06:16
AVS Video StandardAVS video standard is developed by the AudioVideo Coding Standard Working Group
2008-06-25 09:55
= DIFF_SSTL18_II_T_DCI; NET“ddr2_dqs_n ”IOSTANDARD = DIFF_SSTL18_II_T_DCI;我的问题是ddr2_dgs_p / n IO被定义为DIFF_SS
2020-06-11 11:52
