在用Vivado实现某个工程时，功能仿真正确，时序满足要求，比特流也能生成，但是在ILA调试和下板子时，无法得到正确的结果信号，请问各位大神可能是什么问题？
2017-12-11 11:10
所有： 我在VC707主板上使用Vivado 2015.4中的ILA内核时遇到问题。有时它被硬件管理员识别，有时不被识别。当硬件管理器识别出来时，我有时会收到数据已损坏的错误消息。 是否可以告诉
2018-10-31 16:15
当我有一个ILA核心存在时，我的设计通常会失败，我在程序框图中标记了网络上的调试。我注意到当Vivado使用调试向导修改xdc文件时，存在这种约束set_property
2018-10-29 14:12
在vivado中生成比特流，下板子同时用ILA抓取[5:0]}state和[2:0]count两个信号，不知道为什么count信号一直是常量，如下图，，但是代码中功能是每进入一次状态9即对count加1，而从ILA看
2017-08-16 11:22
在使用vivadao在线调试功能时，对需要抓的信号MARK DEBUG，调用了ILA测试核，添加了时钟约束，但是总是显示no nets matched的warning，最后烧到片子里界面没有跳转到在线调试界面，无信号，显示没有添加ILA，问题出在哪里呢？求大神解答
2015-06-08 11:19
你好这是我第一次尝试添加ILA来调试loigc。在Vivado我添加了ILA IP核 ila_0 ila_0_INST（
2019-10-10 05:57
嗨，在网络实施期间，当我将用户ILA端口从3个端口扩展到11个端口时，会生成以下消息：[Vivado_Tcl 4-131] Power Optimization遇到异常：ERROR：[Common
2018-11-08 11:29
最近我一直在使用vc709板来研究PCIe示例，然后我想用ILA IP调试核心.AndI就像视频所说的那样，在我创建比特流并打开之后调用插入调试核心到Design.But很难，Vivado给我一个
2020-07-27 14:28
嗨，Vivado新手在这里，我已经在Vivado 2016.4 ac701设计中实例化了图标和ila核心（由ISE生成）并生成了一个位文件。用于ila的内存似乎已损坏，
2018-11-06 11:44
27-1974]设备xc7a35t_0中编程的设计与探测文件D之间不匹配：/Vivado_files/Arty_12960_FSM_ILA_2015/Arty_12960_FSM_ILA
2020-08-26 15:20
