我正在研究IBERt virtex 6.是否可以在FPGA上同时运行外部时钟模块和IBERT模块。外部时钟模块的输出在IBERT
2020-03-11 09:28
你好， 我遇到了生成IBERT设计的问题。第一个配置工作正常，但如果我在示例项目中修改IBERT核心，那些更改将不会生效。对于Virtex设计，我修改了IBERT内核中
2020-08-05 13:36
我正在使用IBert生成2.5 Gbps（PCIX）比特流; PCIX需要100 MHz参考时钟。在IBert时钟选项，系统
2020-05-27 14:09
我一直试图在ibert中使用外部时钟。但我不能。任何人都可以帮助我？我使用核心生成器从ISE Designs Tools生成核心，并且放置了作为我的外部时钟源的引脚号。但是当我在Pro-analyzer中编译它时，它
2020-03-12 13:48
.GTREFCLK0_I（divclk_2bit），// 625Mhz时钟 .GTREFCLK1_I（）， .SYSCLK_I（rxclk）//156.25MHz时钟 ）;我的iBERT IP如下：我能够生成一个比
2020-05-22 10:18
我目前正在使用Artix 50T（速度等级2）上的IBERT，我有点担心在近端PCS环回模式下运行时的IBERT结果......该项目是为TE0714电路板配置的IBERT
2020-08-26 07:34
所有的，我遵循xtp200-kc-705-ibert-c-2014.pdf和ibert核心工作正常的evk.Now我想使用ibert核心部分xc7k325ktffg676-2我遵循几乎相同的步骤，但当我我正在加载比特
2020-05-20 10:19
是否已知IBERT在VC709上以“开箱即用”的默认设置运行？如果你有一个工作比特流，你能告诉我吗？我试图在VC709演示板上使用IBERT，但没有成功。我下载了以下文件，遵循“测试库113”程序并
2020-07-16 09:25
你好我尝试在无环回模式下测量IBERT。不幸的是，工具在此模式下显示NO LINK。另一方面，在近端PCS和近端PMA模式的情况下，LINK正常。有人知道为什么会出现这个问题吗？还有人能告诉我如何解
2018-09-28 11:34
问题是关于IBERT，首先让我描述一下我遇到的现象：我使用IBERT核心生成器生成比特流文件并将其下载到我的板上以测试我的设计的BER，然后我打开IBERT控制台，在时钟
2020-06-03 11:15
