几天前量测了下intel 南桥发出到一个电源控制器的I2C信号，发现数据建立时间（hold time）只有150ns左右，I2C协议里面所说至少300ns，这个问题该怎么解决啊 求大神指导
2013-12-08 00:38
是一条路径上的相连的两个寄存器，数据输入到 T1 经过1 个 clk 之后，传输到 T2;Tco 为经过寄存器 T1 的传输延时；Tdelay 为经过组合逻辑的传输延时；Tsetup 为 T2 的建立时间
2015-03-10 23:19
如图，建立时间和保持时间都是针对的时钟沿，如图所示，时钟沿有一个上升的过程，图中虚线与clk上升沿的交点是什么？幅值的50%？还是低电平(低于2.5V)往高电平(高于2.5V)跳转的那个点？
2018-11-29 00:20
什么叫建立时间,保持时间,和恢复时间
2017-04-08 16:52
什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？为什么触发器要满足建立时间和保持时间？
2021-09-28 08:51
T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满
2019-09-09 17:19
什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？为什么触发器要满足建立时间和保持时间？什么是亚稳态？为什么两级触发器可以防止亚稳态传播？
2021-08-09 06:14
建立时间和保持时间本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt 在这个波形中，我们看到clk_r3的前后
2015-07-17 12:02
I2C的 ip核总线中保持时间hold是不是决定了SDA数据在SCL低电平的哪个时候开始变化的,保持时间hold是不是可
2015-12-07 14:34
建立时间（Setup Time）是指触发器的时钟信号上升沿到来之前，数据保持稳定不变的时间。 输入信号应该提前时钟上升沿（如上升沿有效）Tsu时间到达芯片，这个 Ts
2021-07-26 07:36
