本帖最后由 一只耳朵怪 于 2018-6-25 14:57 编辑 请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗，考虑到其内部有专门的sysclk与之对应。另外ddr3
2018-06-25 06:37
你好， 我想将FPGA上的数据 ， 位宽 32bit, 速率500MHz 左右 实时传到 DSP上去，应该如何设计接口，不使用RAPID IO/SRIO 等接口。
2018-06-21 07:51
请问C6678 hypelink SPICE 仿真模型哪里可以找到
2018-06-21 18:11
收发接口来说，驱动初始化完毕之后，是不是FPGA可以通过一个接口向DSP发送数据，而DSP也可以通过另一个反向接口发送数据，就是说对于一对SRIO
2018-06-19 03:02
本帖最后由 一只耳朵怪 于 2018-6-25 11:17 编辑 开发板：TMDSEVM6678L软件：CCS5.2现在想学习调试6678 外围接口 比如串口、EMIF口、SRIO口、GPIO口等具体我该怎么弄？外围
2018-06-25 00:40
我有一块TMS320C6670 的开发板，现在想和FPGA通信，想通过SRIO接口通信，求一个例程熟悉下？谢谢
2018-06-21 18:50
C6455特性是什么？SRIO标准有哪些？如何去实现C6455间的SRIO通信？
2021-06-02 07:12
srio接口输入参考时钟，是否可用125M
2022-12-28 14:51
你好，我想请教一个问题，就是我用6474 SRIO，每次发送完一个4Kbyte包后，我需要SRIO响应一个中断。而不是像例程这样：/* Wait for the completion
2018-06-21 14:20
SRIO（iorx＆amp; iotx）。我遇到的问题是micrlaze的时钟频率为100Mhz，SRIO的逻辑接口频率为39.06Mhz（1x和3.125Gps）。我该如何解决这个问题？还有一些关于tuser和tk
2020-07-13 15:52
