本文介绍一个FPGA开源项目：DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现
2023-09-01 16:23
RAM是FPGA中常用的基础模块，可广泛用于缓存数据的情况，同样它也是ROM，FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写
2022-02-08 15:50
EEPROM（Electrically Erasable Programmable Read-Only Memory）读写程序的详解涉及多个方面，包括EEPROM的基本工作原理、读写流程、编程接口、代码示例以及注意事
2024-09-05 12:32
本文开源一个FPGA项目：基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式：《DDR
2023-09-01 16:20
为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突，设计并实现了基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR
2017-11-18 18:51
将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty
2020-12-15 16:45
RAM是FPGA中常用的基础模块，可广泛用于缓存数据的情况，同样它也是ROM，FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写
2021-01-22 09:43
本文开源一个FPGA项目：MDIO接口读写测试。以太网通信模块主要由 MAC （Media Access Control）控制器和物理层接口 PHY （Physical Layer）两部分构成。其中
2023-10-01 09:46
本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3
2015-04-07 15:52
93c46读写程序 “93c46读写程序”#include <reg52.h>sbit CS=P2^7;sbit SK=P2
2008-09-08 17:41
