• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 教你如何进行Xilinx SerDes调试

    FPGA SERDES的应用需要考虑到板级硬件,SERDES参数和使用,应用协议等方面。由于这种复杂性,SERDES的调试工作对很多工程师来说是一个挑战。

    2013-03-15 14:55

  • 基于FPGA芯片的SERDES接口电路设计

    的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDESFPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。 本方案是以CME的低功耗系列FPGA

    2023-07-27 16:10

  • 基于FPGA芯片的SERDES接口电路设计

    本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Cl

    2019-05-24 15:33

  • 高端SerDes集成到FPGA中的挑战

    及的底层输入-输出 PHY 技术是串行器-解串器 (SerDes) 技术。FPGA 作为一项技术从一开始就很复杂且具有挑战性,甚至在考虑高速接口之前也是如此。SerDes PHY 设计本身就很复杂且具有

    2023-02-22 13:37

  • 如何通过SerDes获得32Gbps的板级传输速度

    16nmVirtex UltraScale+的,片上具有40到128个GTY 32.75GbpsSerDes。当我在Xilinx午后加油站博客中写关于超过10,25和30Gbps的FPGA

    2017-02-08 03:12

  • SerDes的基本结构

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是标配了。

    2022-10-31 11:28

  • 基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计

    随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES

    2015-02-02 17:32

  • FPGA与IOT的快速发展 SerDes接口技术大显身手

    总线而成为高速接口设计的主流。 如今,随着SerDes接口的广泛应用,许多高端的FPGA都内嵌有SerDes接口硬核。在FPGA中内嵌的

    2020-07-28 12:05

  • SerDes是怎么设计的?(一)

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是器件的标配了。从PCI发展到PCI-E,从ATA发展到SATA,从并行ADC接口到JESD204,从RIO到

    2023-10-16 14:50

  • 什么是SerDesSerDes的应用场景又是什么呢?

    首先我们要了解什么是SerDesSerDes的应用场景又是什么呢?SerDes又有哪些常见的种类?

    2023-06-06 17:03