电子发烧友

{:soso_e130:}32个最热CPLD-FPGA论坛

2012-02-23 16:51

2019-08-15 16:49

新手不懂~求大大们提拔

2013-10-03 16:41

半导体相关开发板资料，感兴趣的开发者可以下载学习一下哦~3、 资料分享：FPGA高手设计实战真-经100则（中文版和英文版）作者：卿小小_9e6下载量：411推荐理由：由版主大大推荐的FPGA方向

2022-01-11 17:54

Verilog设计：vga_desin->vga_display->vga_driver层层递归（1）顶层不说了 ，你懂的（2）vga_diaplay: 读取行列值，给颜色就可以，发挥你的想象力//LCD VGA接口都一样 module vga_display( inputclk, inputrst_n, input [8:0] x_pos, input[8:0]y_pos, output[15:0]lcd_data);//定义颜色变量RGB--5|6|5parameter RED= 16'hF800;/*11111,000000,00000 F800 红*/parameter GREEN=16'h07E0;/*00000,111111,00000 07E0 绿*/parameter BLUE=16'h001F;/*00000,000000,11111 001F 蓝*/parameter WHITE=16'hFFFF;/*11111,111111,11111 FFFF 白*/parameter BLACK=16'h0000;/*00000,000000,00000 0000 黑*/parameter YELLOW =16'hFFE0;/*11111,111111,00000 FFE0 黄*/parameter CYAN=16'hF81F;/*11111,000000,11111 F81F 青*/parameter ROYAL=16'h07FF;/*00000,111111,11111 07FF 品*/......（3）vga_driver底层驱动代码，根据时序写，方便一直/********************************************************************* Module Name :vga_driver* Author:Crazy Bingo* Device:EP2C8Q208C8N* Version:Quartus II 9.1* Date:2011/2/15* Description :Dispaly programs for the vga*********************************************************************//********************************************************************* Revision Author:Crazy Bingo* Date:2010-10-9 9:12* Description :VS不能用门控时钟，只能用使能时钟，否则影响整体性能，造成数据缺失用最高时钟控制整个系统，始终满天飞会使得系统性能下降，甚至出错*********************************************************************/module vga_driver( inputclk_vga, // VGA像素时钟 inputrst_n,// 异步复位信号 input [15:0] vga_data, output [15:0] vga_rgb, // 接收要显示的色彩 output regvga_hs,// VGA管脚 行同步 output regvga_vs,// VGA管脚 场同步 output [10:0] x_pos,// 像素横坐标位置 output [9:0] y_pos// 像素纵坐标位置 ); /* |显示|前沿|同步|后沿|显示|前沿|同步|后沿| * |____|| |____| | * ______________ ____________________________ ______________ *|显示| 不显示 |显示| 不显示 | * ___________________________________________ ______________ * | 显示一行帧长 | 显示一行帧长 | *///定义VGA_1024_768_65M_60HZ显示协议标准 parameter H_DISP= 11'd1024;// 显示时序parameter H_FRONT = 11'd24; // 显示前沿parameter H_SYNC= 11'd136;// 同步脉冲parameter H_BACK= 11'd160; // 显示后沿 parameter H_TOTAL = 11'd1344;// 时序帧长parameter V_DISP= 10'd768;// 显示时序parameter V_FRONT = 10'd3; // 显示前沿parameter V_SYNC= 10'd6;// 同步脉冲parameter V_BACK= 10'd29; // 显示后沿parameter V_TOTAL = 10'd806;// 时序帧长//------------------------------------------// 行同步信号发生器reg [10:0] hcnt; always @ (posedge clk_vga or negedge rst_n)begin if (!rst_n)hcnt

2012-02-07 17:10

幻冰封尘年龄：22注册日期：好像很久了吧。申请日期：2011-6-8申请版块：FPGA论坛特长及爱好：电子设计。单片机。fpga。篮球。户外运动申请理由：还在读书。比较喜欢单片机和

2011-06-08 19:22

电子技术论坛推荐27个应用案例、3个综合案例下周FPGA论坛即将开展版块内小活动，论坛将以出版社赠送的5本 《Altera FP