• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 高手必备的108个CAD快捷命令

    高手必备的108个CAD快捷命令。包括CAD绘图命令,CAD对象特性命名,CAD视窗缩放命令,CAD制图尺寸标注快捷命令。

    2017-12-17 21:40

  • 借助FPGA开发SoC原型制作平台(Xilinx的Zynq为

    对于使用安谋国际(ARM)处理器的系统单芯片(SoC)设计者而言,在原型制作的阶段经常会面临如何整合处理器的问题。本文以赛灵思(Xilinx)的Zynq为,说明如何应用内嵌安谋国际核心的现场可编程

    2018-05-11 09:07

  • FPGA复位电路的实现——以cycloneIII系列芯片为

    有人说FPGA不需要上电复位电路,因为内部自带上电复位信号。也有人说FPGA最好加一个上电复位电路,保证程序能够正常地执行。不管是什么样的结果,这里先把一些常用的FPGA复位电路例举出来,以作公示。

    2023-03-13 10:29

  • 基于Xilinx FPGA用于ASIC前端验证的问题总结

    FPGA本身是有专门的时钟cell的,以xilinx FPGA,就是primitive库中的BUFG。

    2018-12-22 15:33

  • FPGA调试设计的指导原则

    对于FPGA调试,主要以Intel FPGA,在win10 Quartus ii 17.0环境下进行仿真和调试,开发板类型EP4CE15F17。

    2020-03-29 11:37

  • 硬件工程师设计100道问答分享

    硬件工程师设计基础“100”!

    2019-04-12 16:30

  • 技术控:FPGA中RAM使用技巧探索

    FPGA中RAM的使用探索。以4bitX4为,数据位宽为4,深度为4。

    2018-03-28 17:07

  • 采用StratixⅡ FPGA器件提高加法树性能并实现设计

    图2列出了和传统的4输入LUT结构的FPGA相比较,采用ALM的StratixⅡFPGA器件化3输入加法器的优势。从图2中可以清楚地看出,对于同样3个2 b数据相加的逻辑结构,传统4输入LUT结构

    2020-03-03 10:45

  • CPLD和FPGA两者的区别

    CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA,没有的是CPLD;有的说逻辑资源多的是FPGA,少的是CPLD;有的直接就不做区分,把他们都叫做FPG

    2018-05-24 02:03

  • 以Spartan3系列为 详解FPGA DCM

    FPGA看上去就是一个四方形。最边缘是IO Pad了。除去IO Pad,内部还是一个四方形。四个角上各趴着一个DCM。上边缘和下边缘中间则各趴着一个全局Buffer的MUX。这样的好处是四个DCM的输出可以直接连接到全局Buffer的入口。

    2018-05-05 10:38